# 3.1 Процессор - аппаратный уровень. Операционные устройства

### Какие бывают операционные устройства

Современный процессор уже не является монолитным устройством, он уже давно разбит на несколько частей и сопроцессоров. В методичке все это именуется операционными устройствами. Там же приводятся следующие операционные устройства:

- целочисленной арифметики
-  логических операций
-  десятичной арифметики
-  чисел с плавающей запятой
-  векторных операций

^operating-units-list

*В зависимости от назначения процессора могут так же быть операционные устройства: правления потреблением,
графических операций, упаковки/распаковки изображений и др.*

> [!note]- Примечание билетёра
> Есть подозрение, что операционными устройствами преподаватель называет любые аппаратные ускорители, которые производитель зашивает **на кристалл**

Весь этот зоопарк сопроцессоров вообще говоря не обязателен. В минимальном процессоре может быть только модуль целочисленной арифметики, арифметико-логическое устройство которого должно уметь выполнять только: ^68eab4

- логические операции (побитовые И, ИЛИ, НЕ ИЛИ и т.д.)
- сдвиги
- инвертирования
- сложение чисел в формате с фиксированной запятой. Все остальное вообще говоря можно собрать на базе этого


*Однако такой вариант работает **невероятно медленно***. Сейчас обычно пытаются все ускорить аппаратно (то, что мы делаем на "схемаче")

### Структура операционного устройства

^2ec856

Каждое операционное устройство должно иметь:

- Собственные регистры для хранения данных
- Сами схемы, которые выполняют какие-то действия над данными
- Входы и выходы, чтобы общаться с процессором и прочим. *Умные дяди называют это шинами*

^op-struct

**Регистры** - ячейки для хранения данных, которыми операционное устройство пользуется при преобразованиях. Хранят данные. *(На схемаче мы такие собирали на основе триггеров, если помните)*

Регистры бывают:

- **Программно-видимые явно** (rax, rbx, rcx, ST(0), ST(1) и т.д.)
- **Видимые косвенно** ("теневые регистры дескрипторов сегментов". В 64 битном процессоре мы их особо не видим, а в MS-DOS насмотрелись)
- **Внутренние для специальных целей** ("для них по крайней мере известно, для чего они" - цитата из методички)
- **Внутренние для хранения промежуточных результатов**
- **Псевдо-регистры** - нужны для хранения констант вроде 0, 1, -1. В Intel например при микропрограммировании (о нем дальше по билету) вроде хранит константный 0

**Шины** - группы проводов c соединением *"рот в рот"*. Позволяют передать параллельно какие-то данные. Визуально выглядит как-то так: 

![[Pasted image 20250101220837.png]]

%%Довольно прямолинейно)%%

**Вентили** - единичные логические элементы вроде НЕ И, ИЛИ, НЕ, И и прочие. В методичке изображаются так:

![[Pasted image 20250101221014.png]]

**АЛУ** - сердце процессора. Внутри себя не содержит памяти. Обычно принимает на вход содержимое одного или нескольких регистров и код операции, которую надо провести над полученными данными. Выполняет операцию и выплевывает результат на свои выходы %%Когда я собирал АЛУ, я там же еще и решал, на какие именно регистры я отдам результат, а также буду ли я обращаться к памяти при передаче данных в АЛУ%%
#### Конструкция АЛУ

Обычно в процессоре приветствуется "модульность" - полноценное АЛУ **собирается из АЛУ для одно разрядных операций** (например +, -, &, |, ~), а также имеет дополнительные входы и выходы, чтобы получать информацию от других таких же АЛУ (например о наличии переноса в предыдущих разрядах при сложении) и отдавать эту самую дополнительную информацию. В методичке приводится пример такого одноразрядного АЛУ

![[Pasted image 20250101221638.png]]

> [!tip]- Пояснение порядка работы схемы из методички
> "В левом нижнем углу схемы находится двухразрядный декодер, который порождает сигналы включения для четырех операций. Выбор операции определяется сигналами управления F0 и F1. В зависимости от значений Fo и F1 выбирается одна из четырех линий разрешения, и тогда выходной сигнал выбранной функции проходит через последний вентиль ИЛИ.
>
> В нижнем правом углу находится полный сумматор для подсчета суммы А и В и для осуществления переносов. Переносы необходимы, поскольку несколько таких схем могут быть соединены для выполнения операций над целыми словами. Одноразрядные схемы, подобные той, которая изображена на рис. 3.4, называются разрядными микропроцессорными секциями. Они позволяют разработчику сконструировать АЛУ любой желаемой ширины."

### Примеры выполнения элементарных действий

**Пересылка** - выходы одного регистра соединили с входами другого через вентиль побитового И

![[Pasted image 20250101222536.png]]

Для выполнения операции хватит и одного строба T1 

Сдвиг (`rol`): 0-ой выход регистра R1 загоняется в 1-ый вход регистра R1, 1-й выход R1 в 2-й выход R1 ну и так далее. В 0-й вход R1 загоняется 0

![[Pasted image 20250101222755.png]]

регистр, как можно видеть по схеме, в итоге передает значение сам в себя, поэтому для исключения гонок (race condition)[^race_condition], операция происходит в 2 такта - сначала пишем во внутренний регистр, а потом из него выполняем сдвиг

[^race_condition]: В данном случае проблема в том, что содержимое 0-го бита регистра должно быть передано в 1-й бит регистра, а значение первого во 2-й и т.д. Но если по какой-то причине значение 0-го бита придет в 1-й раньше, чем тот успеет переслаться, то во 2-м бите окажется неправильное значение. Поэтому это и называется гонками - операция отрабатывает правильно, только если в "гонке" все участники "приходят" в нужном порядке. Это нехорошо и такое стараются устранять

**Сложение** - На схемаче мы уже одноразрядный сумматор собирали, надеюсь пояснений тут касаемо его идеи не требуется

![[Pasted image 20250101223535.png]]

Теперь касаемо особенностей схемы. стробы T4 и T5 регулируют, какие именно регистры придут на вход. Надо понимать, что тут просто не нарисованы регистры помимо R1 и R0, но они есть и у каждого из них тоже есть строб, похожий на T4 и T5, если подать сигнал на них, то процессор использует другие регистры при сложении. 

Далее T6 - разрешает АЛУ начать свою работу, а через время, "не меньшее чем задержка АЛУ" подается T7 разрешающий запись результата в RC, откуда при помощи стробов T7-T9 мы решаем, куда результат надо записать.

Временная диаграмма следующая: 

![[Pasted image 20250101224222.png]]

Еще раз касаясь задержки, она очень сильно зависит от многих факторов, методичка говорит следующее: "Система формирования стробов в процессоре основана на дискретной периодической сетке, формируемой тактовым генератором" (те самые Гигагерцы, которые указывает производитель)

### Операционные устройства с магистральной структурой

То, что мы сверху нарисовали - довольно неудобная конструкция, потому что тянуть 100500 стробов для выбора устройства и дорого и не кайф. Поэтому на практике применяются *операционные устройства (ОПУ)* с магистральной структурой: регистры объединены в *узел регистров общего назначения (узел РОН)*, а все схемы для того, чтобы процессоре делал с данными свои грязные дела в операционный блок (иногда "ассоциируемый" АЛУ). 

![[Pasted image 20250101224802.png]]

*Объяснение препода тут чет на сложной терминологии построено, я обойдусь по простяге*

Во-первых единичные проводки в данном случае по всей видимости представляют из себя скорее шины, во-вторых по проводам a, b и с приходят номер регистров, из которых надо почитать или в которые надо записать (нужное подчеркнуть). Все регистры параллельно соединены с обоими мультиплексорами, а те, в свою очередь, по адресу на a и b, решают, в какие из них должны стать аргументами для ОПБ. Когда ОПБ отработал, он весь свой выход подает на демультиплексор, который по адресу в "c" решает, в какой регистр положить результат (все еще держим в голове, что это не один провод, а магистраль и демультиплексор там скорее всего не один)

> [!info]- Примечание о мультиплексорах или демультиплексорах, если забыли
> **Мультиплексор** получает много входов и по входному адресу решает, с какого входа сигнал пропустить дальше, а все остальные сигналы отбрасывает
> 
> **Демультиплексор** получает 1 сигнал и при помощи адреса решает, а на какой из множества своих выходов его отправить

### Сопроцессор с плавающей точкой

*Как-нибудь потом при необходимости*

# 3.2 Устройство управления. Микропрограммный автомат

### Устройство управления 

%%Пока что нас больше всего интересует именно этот засранец%%

Устройство управления (УУ) - главный дирижёр всего того счастья, которое происходит в процессоре. Именно этот засранец генерирует все те сигналы на стробах, которые вы могли видеть до этого, именно он ответственен за все пересылки между регистрами, инициации записи в оперативу, команды АЛУ выполнять действия над регистрами и за прочие радости жизни. ^0f96bd

> [!warning]+ Я не уверен
> Препод очень криво описал работу УУ, поэтому я, если честно, разбирался по [Википедии](https://ru.wikipedia.org/wiki/%D0%A3%D1%81%D1%82%D1%80%D0%BE%D0%B9%D1%81%D1%82%D0%B2%D0%BE_%D1%83%D0%BF%D1%80%D0%B0%D0%B2%D0%BB%D0%B5%D0%BD%D0%B8%D1%8F), поэтому пока что не могу поручиться за качество всего написанного, но вроде описание верное

^cdf8be

На вход УУ принимает следующие параметры:

- Тактовые импульсы (наш любимый clock)
- Коды операций (те самые, которые читаются из оперативы)
- Флаги (нужны для условных переходов например)
- Сигналы системной шины (прерывания, прямой доступ в память, о котором будет сказано, когда мы будем себя мучить переферией, и прочие команды извне)

Выплевывает он следующее:

- Внутренние сигналы управления - перемещение операндов, инициация работы АЛУ %%(похоже везде, где внутри процессора есть стробы управления, за них ответственен именно этот говнюк)%%
- Сигналы на системную шину: тут, как понимаете, ответы на прерывания и запросы, а также возможные переходы между состояниями компа (переход в режим энергосбережения? Не уверен)

Выглядит это все примерно так

![[Pasted image 20250102001212.png]]

Дальше в методичке посыл примерно такой: В каждый отдельно взятый такт процессор выполняет всего одну *микрокоманду* - набор одновременно протекающих *микроопераций*. Последовательность микрокоманд - *микропрограмма*

Микропрограммный автомат - практически процессор в процессоре - сейчас у него буквально есть своя память для микропрограмм, регистры адреса микрокоманды, их дешифрация и прочая радость. Подробнее про микропрограммные автоматы будет оговорено чуть позже

Устройство управления разделяется на 2 части: управляющую и адресную:

- Управляющая занимается координированием работы операционного блока, адресной части, основной памяти и др. При приходе кода операции формирует последовательность микрокоманд и начинает ее исполнять (даже mov rax, rbx переводится в последовательность микрокоманд). Состоит из :
	- регистра команд
	- микропрограммного автомата (**может быть с жесткой или программируемой логикой**)
	- узла прерываний и приоритетов
- Адресная часть обеспечивает формирование адресов операндов в основной памяти. Состоит из:
	- операционного узла устройства управления (ОПУУ), который формирует исполнительные адреса операндов команды
	- регистра адреса (похоже используется именно для обращения в память, если надо)
	- счетчика команд (похоже это rip)

## Типы микропрограммных автоматов

По типу микропрограммного автомата определяется тип всего устройства управления. Есть у нас:

- Микропрограммный автомат с жесткой логикой
- Микропрограммный автомат с программируемой логикой

^CU-types-list

> [!comment]- Примечание билетёра о различиях
> Если не вдаваться в детали, то помогает аналогия из курса схемача. Есть разные виды интегральных схемок. 
>
> В первом виде тебе приносят камень, ты один раз загружаешь в него прошивку... и все, он такой на веки вечные и не изменится больше, как ты молоточком не стучи
> 
> Во втором виде можно перепрошивать эту плисину сколько угодно раз, хоть до посинения
> 
> Так вот, в общем случае первый тип работает намного быстрее и стабильнее, а сами такие чипы получаются дешевле, но при разработке или при ограниченности бюджетов прошивать каждый раз новый кристалл и в случае ошибки его выбрасывать выходит слишком дорого, поэтому разрабатывают на программируемых чипах. 
> 
> Вот тут ситуация сходная
## Микропрограммный автомат с жесткой логикой

^846e1e

Производитель один раз и на века соединил контакты в логической схеме, что на один и тот же вход процессоры этого аппарата, как бы мы с ними не колдовали, будут выдавать одни и те же сигналы управления

![[Pasted image 20250104190627.png]]

Очевидно, что для той же операции сложения, когда мы смотрели выше на стробы, нам потребовалось существенно больше одного такта, так что здесь помимо кода операции мы постоянно смотрим на то, какой по счету пришел тактовый импульс от начала команды и после реализации всего КОП'а мы сбрасываем счетчик тактов.

*Преподаватель отмечает, что для такой реализации желательно, чтобы для каждого КОП'а был свой собственный вход, чего добиваются дешифратором*

> [!comment]- Комментарий билетёра о "логических схемах формирования сигналов управления"
> В данном случае реализация будет самая лобовая - например у нас есть выходы C1, C2, C3, C4. Мы смотрим берем провод от I1 (на рисунке) и протягиваем сигнал с него во все выходы, на которые он должен повоздействовать, но не просто, а через логическое И, а к этому логическому И протягиваем все тактирующие импульсы T1, T2, T3, на которых сигнал должен дойти до выхода. Все, устройство собрано, а формулау него что-то вроде `C1 = (I1 and T1) or (I1 and T4) or (I3 and T1) or (I3 and T2)`
> 
> То есть мы просто протянули все инструкции, которые задействуют выход C1 через такты, на которых эти инструкции должны выдавать 1 и вуа ля, мы собрали простейшую логическую схему (при чем не думаю, что в реальном процессоре все это реализовано сильно иначе)

## Микропрограммный автомат с программируемой логикой

В таком типе автоматов между входом в виде КОП'а и тактовых импульсов, и выходом в виде управляющих сигналов появляется прослойка - **микропрограмма**

В микропрограммном автомате с жесткой логикой мы один раз намертво соединяли контакты, что означает, что последовательность действий для выполнения, например, сложения, надо реализовать аппаратно электрическими схемами, вычитания - тоже логическими схемами. То есть **абсолютно каждая операция в устройстве управления должна быть реализована аппаратно**. В целом сейчас, когда расходы на аппаратные комплектующие относительно маленькие, так и делают, однако в свое время это было неимоверно дорого

Микропрограммы решали эту проблему. Сами по себе они состояли только из узкого набора команд, которые железо могло выполнить напрямую, а в совокупности позволяли выполнять все команды, доступные процессору. Условно появление `shr` запускало целую микропрограмму, которая постепенно передвигала все биты так, чтобы выполнилась команда `shr`. На схеме это выглядит так

![[Pasted image 20250104194436.png]]

^struct-image

*Tут приверду отрывок методички. Он вполне понятно все объясняет*

"Запуск микропрограммы выполнения операции осуществляется путем передачи кода операции из регистра команды на вход преобразователя, в котором код операции (КОП) преобразуется в начальный адрес микропрограммы. Выбранная по этому адресу из памяти микропрограмм микрокоманда заносится в регистр. Микрокоманда содержит КОП и адресную часть. КОП поступает на дешифратор и формирует управляющие сигналы, адрес передается для формирования адреса следующей микрокоманды. Этот адрес может зависеть от флагов, КОП, внешних устройств" ^f2908e

# Пример процессора с 3 шинами и его микропрограммирования

## Микрокоманды и микропрограммы

Микрокоманд в УУ может быть много, но все они, как правило, принадлежат к одному из двух типов:

1. GATE - стробирование (подача управляющих сигналов)
2. TEST - анализа (проверка битов в регистрах)

Все микрокоманды считываются с ПЗУ (обычно встроенного) с тактовой частотой процессора (то есть несколько миллиардов команд в секунду). Размер одной команды называется *словом*. 
### Микрокоманда GATE

![[Pasted image 20250105230320.png]]

При выполнении этой команды УУ просто подает соответствующие нули и единицы на свои выходы (по схеме понятно)
### Микрокоманда TEST

![[Pasted image 20250105230420.png]]

### Объем микрокода и размер микрокоманд


Из того, что GATE использует для каждого выхода УУ отдельный бит, можно сделать вывод, что этих битов в этом микропрограммном слове %%термин сам придумал, не используйте%%должно быть никак не меньше, чем количество выходов на процессоре, а также еще один, отведенный под *признак* (голубой квадратик на схемах)

Также необходимо, чтобы в команда TEST могла проверить любой интересующий ее бит в любом регистре. Так что разрядность ограничена снизу еще и этим параметром

На практике оказывается, что дав возможность записать в команду любой набор битов, мы выясняем, что для реализации вообще всего талмуда интел нам требуется, скажем 64 комбинации. Другие мы не использовали ни разу. Встает вопрос - а зачем всю эту радость хранить, это же отжирает у нас место, которое, напомню, дорогое

Поэтому пришли к примерно такой куче мала:

![[Pasted image 20250105232919.png]]

Суть в том, что микрокоды (те самые наборы битов, которых у нас мало, но которые примерно по 100 бит каждое), мы храним в нанопамяти, а в микропамяти мы храним условно "адреса" нужных намкодов в нанопамяти, при этом каждый адрес у нас совсем небольшой (на схеме 6 бит, потому что 64 микрокода в нанопамяти, а $2^{6} = 64$)

## Процессор с тремя внутренними шинами

*Ну вот и то, ради чего мы работали все это время*

![[Pasted image 20250105233200.png]] ^b0a065

Вот эту схему надо запомнить наизусть походу (по крайней мере в билете написано "(схема)")

Вот на этой вот схемке в разных узелочках вы можете видеть стрелочки, над некоторыми даже есть цифры. Так вот, эти стрелочки - проводочки, а эта шняга работает как транзистор - пускает дальше сигнал или не пускает (это на уровне модели, что там препод имел в виду - бог его рассудит)

Далее. Магистрали здесь обозначены AB (A BUS), BB (B BUS), CB (C BUS). Вот этот набор в правом нижнем углу предлагаю считать обрубком нормального АЛУ. (в методичке кстати за АЛУ принят только сумматор, но не суть). Как видно к сумматору стрелки не идет, из чего я предположу, что сложим мы 2 числа вообще в любом случае, а вот подавая единицы на другие стробы в АЛУ можно регулировать, будет ли операция. 0 - не будет, 1 будет. При этом проходить сигнал дальше будет независимо от того, какой сигнал мы подали (тут это не транзистор, это какой-то мультиплексор)

#### Как мы будем эту радость кодить?

А кодить мы это будем, записывая на стробики с какими номерами мы подаем 1, а на какие 0, формируя следующую таблицу

![[Pasted image 20250105233756.png]]

%%Сверху представлена таблица, как можно закодить вычитание на этом обрубке. Тут я этому уделять внимание не буду, это в билете будет нормально написано%%

Как вы понимаете, препод поскупился дать номер вообще всем стробам, поэтому над некоторыми стрелочками номера есть, над другими нет. *Во время ответа на билет, если вы запомнили эту схему повыше, сами там их понумеруйте как вам больше нравится, таблица будет все равно отвратная*

