Pulse Contributors Code Frequency Recent Commits

2024-12-26 - 2025-12-26

Period: 1 year

1 day 3 days 1 week 1 month 3 months 6 months 1 year

Overview

1 Active Pull Request

20 Active Issues

0
Merged Pull Requests 1
Proposed Pull Request 0
Closed Issues 20
New Issues

Excluding merges, 2 authors have pushed 8 commits to master and 10 commits to all branches. On master, 10 files have changed and there have been 528 additions and 18 deletions.

1 Pull request proposed by 1 user

Proposed #38 WIP: 09 - Принципы организации кэш-памяти 2025-01-08 01:16:56 +03:00

20 Issues created by 1 user

Opened #1 1. Организация фон-неймановской машины, ее отличия от современных ЭВМ. Закон Мура. Ограничение Ландауэра. 2025-01-06 22:33:30 +03:00

Opened #2 2. Алгоритмы сжатия: без потерь (RLE, LZW), JPEG, MPEG. Кодирование цвета RGB, CMYK, HSV, YUV. 2025-01-06 22:34:03 +03:00

Opened #3 3. Обобщенная схема процессора (схема). Выполнение команд процессором. Операционные устройства. Типы операционных устройств с магистральной структурой. Устройство управления. 2025-01-06 22:34:30 +03:00

Opened #22 4.Микропрограммирование команд. Структура процессора с тремя внутренними шинами(схема). Микрокоманды и микропрограмма. Пример микропрограммы. 2025-01-06 22:38:42 +03:00

Opened #23 10.Понятие и схема виртуальной памяти (схема). Правила выборки страниц. Алгоритмы замены страниц. Логические и физические адреса. Трансляция адреса. 2025-01-06 22:38:42 +03:00

Opened #21 8.Типы микросхем памяти DRAM FPM DRAM, EDO, BEDO, SDRAM, DDR, RDRAM и их временные диаграммы. 2025-01-06 22:38:42 +03:00

Opened #34 18. Шины. Типы. Электрические аспекты. Синхронизация. Арбитраж. Особенности PCI, PCI Express. 2025-01-06 22:38:43 +03:00

Opened #36 7.Организация динамической памяти (схема). Разбиение ОЗУ на банки. Регенерация памяти. Обнаружение и исправление ошибок. 2025-01-06 22:38:43 +03:00

Opened #24 6.Иерархия запоминающих устройств (схема). Локальность по обращению. 2025-01-06 22:38:43 +03:00

Opened #27 16. Режим системного управления. Вход-выход в режим. Операционная модель. 2025-01-06 22:38:43 +03:00

Opened #29 14.Мультизадачный режим. Переключение задач. Полный и короткий контекст задачи. Сценарии планирования. Механизмы аппаратной поддержки мультизадачности в процессоре х86 . 2025-01-06 22:38:43 +03:00

Opened #31 19.Обмен с ПУ по прерыванию. Контроллер прерываний и схема подключения к процессору. Модель для программиста (регистры, их функции). 2025-01-06 22:38:43 +03:00

Opened #33 11.Принципы защиты памяти. Схемы вычисления физического адреса в защищенном режиме с использованием GDT и LDT. 2025-01-06 22:38:43 +03:00

Opened #37 20.Прямой доступ к памяти. Временная диаграмма режима прямого доступа в память. Режимы ПДП. Аппаратная реализация в PC. 2025-01-06 22:38:43 +03:00

Opened #35 9.Принципы организации КЭШ-памяти. Виды КЭШ-памяти (схемы). Алгоритмы обмена между основной и КЭШ памятью. Иерархия КЭШ-памяти. 2025-01-06 22:38:43 +03:00

Opened #25 17.Организация ввода-вывода. Подключение к компьютеру внешнего устройства. Компоненты Plug and Play. 2025-01-06 22:38:43 +03:00

Opened #26 13.Страничная организация памяти процессора х86. Схема трансляции адреса (схема). Виртуальная память на уровне страниц. Правила подкачки, замены и размещения страниц. 2025-01-06 22:38:43 +03:00

Opened #28 5.Форматы команд. Архитектуры форматов команд. Конвейер команд. Отличия CISC и RISC механизмов конвейера. VLIW. SIMD. Конвейерная адресация. 2025-01-06 22:38:43 +03:00

Opened #30 12.Уровни привилегий. Механизм шлюзования. Формат дескриптора шлюза. Стеки. 2025-01-06 22:38:43 +03:00

Opened #32 15.Системная организация Pentium. Регистры. Средства отладки и тестирования. 2025-01-06 22:38:43 +03:00